Registres et jeu d'instructions
Les registres d'un processeur, ses drapeaux Z, N, C et V, les familles d'instructions, le découpage d'une instruction en code opération et opérandes, et la différence entre RISC et CISC.
- 28 cartes
- 4 thèmes
- Gratuit
Le programme, thème par thème
Le poids de chaque thème suit celui que lui donne l'examen.
- Notions
- Questions
- Ranger et relier
- Mises en situation
Quelques cartes du deck
Registre : de quoi s'agit-il ?
Voir la réponse
Mémoire minuscule située dans le processeur, au temps d'accès le plus court, où il garde les valeurs sur lesquelles il travaille.
Sur un processeur chargement-rangement comme ARM, une addition se fait entre registres, pas directement en mémoire vive : il faut charger les opérandes, calculer, puis ranger le résultat.
R0 vaut 0x7FFFFFFF. Quels drapeaux sont à 1 après cette instruction ?
```arm
ADDS R0, R0, #1`- N et V
- Z et C
- N seulement
- V seulement
Voir la réponse
N et V
Le résultat est 0x80000000 : le bit de poids fort est à 1, donc N = 1. Deux entiers signés positifs donnent un négatif, d'où V = 1. Aucune retenue sortante (C = 0) et le résultat n'est pas nul (Z = 0).
Après une opération, le drapeau … vaut 1 si le résultat est nul, le drapeau … s'il est négatif.
Voir la réponse
Après une opération, le drapeau Z vaut 1 si le résultat est nul, le drapeau N s'il est négatif.
Z vient de « zero », N de « negative ». Une comparaison est une soustraction dont on ne garde que les drapeaux : deux valeurs égales donnent Z = 1.
Compteur ordinal : de quoi s'agit-il ?
Voir la réponse
Registre qui contient l'adresse de la prochaine instruction à exécuter et avance à chaque instruction, sauf quand un saut le modifie.
Un saut n'est rien d'autre qu'une écriture dans ce registre. Sur ARM 32 bits, c'est R15 ; on le note PC.
Un programme additionne deux entiers non signés de 32 bits et veut détecter que la somme ne tient pas. Quel drapeau lire juste après l'addition ?
- V, le débordement signé
- C, la retenue sortante
- N, le signe du résultat
- Z, le résultat nul
Voir la réponse
C, la retenue sortante
Pour des entiers non signés, une somme qui ne tient pas produit une retenue sortante. V ne concerne que la lecture en complément à deux : 0xFFFFFFFF + 1 lève C mais pas V.